集成电路整体成品率与缺陷的关系

式(2.2)说明了整体成品率与致命性缺陷密度、芯片尺寸以及工艺流程的关系。

式中, 表示整体成品率, 表示致命性缺陷密度, 为芯片面积,而 则代表制造步骤,由式(2.2)可以看出,如果要达到100%的成品率,每道工艺步骤的致命性缺陷密度必须为零。对于同样的缺陷密度和芯片尺寸,工艺的步骤越多,成品率就越低。同时可以看出在相同的缺陷密度条件下,芯片尺寸越大,成品率也越低(如图2.3所示)。

图2.3 晶粒尺寸与晶粒成品率的关系

式(2.2)假设每道工艺步骤的缺陷密度一样,这显然太过简单,可是却能对缺陷与成品率之间的关系提供一个简单的说明。参考文献[1]给出了更详细的模型。

某些晶圆产品设计了附加的测试晶粒,晶圆处理过程中晶体管和测试电路做在一起,如图2.4(a)所示。由于技术的进步和图形尺寸的缩小,测试结构(如元器件和电路)可以做在晶粒间的切割道上以节省硅晶圆的面积,如图2.4(b)所示。全部晶圆处理过程的测试都在这些结构上进行以确保成品率,如果测试的结果确认大多数元器件和电路与设计的要求不符,晶圆制造就会停止,整批的晶圆就可能全部报废,直到找出解决问题的方法并将问题解决了才能恢复生产。

图2.4 (a)带有测试晶粒的晶圆;(b)测试结构在切割道上

版权声明:本篇文章(包括图片)来自网络,由程序自动采集,著作权(版权)归原作者所有,如有侵权联系我们删除,联系方式(QQ:452038415)。http://www.apmygs.com/2088.html
返回顶部