计数器的逻辑功能及设计:实验原理

(1)计数器是一个用以实现计数功能的时序逻辑部件,它不仅可以用来对脉冲进行计数,还常用于数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。计数器的种类很多,按构成计数器中的各触发器是否使用一个时钟脉冲源来分,有同步计数器和异步计数器;根据计数进制的不同,分为二进制、十进制和任意进制计数器;根据计数的增减趋势分为加法、减法和可逆计数器;还有可预置数和可编程功能计数器等。

(2)利用集成计数器芯片设计任意( )进制计数器的方法。

①反馈归零法。反馈归零法是利用计数器清零端的清零作用,截取计数过程中的某一个中间状态控制清零端,使计数器由此状态返回到零重新开始计数。把模数大的计数器改成模数小的计数器,关键是清零信号的选择。异步清零方式以 作为清零信号或反馈识别码,其有效循环状态为0~ -1;同步清零方式以 -1作为反馈识别码,其有效循环状态为0~ -1。还要注意清零端有效电平的高低,以确定用与门还是与非门来引导。

②反馈置数法。反馈置数法是利用具有置数功能的计数器,截取从 到 之间的 个有效状态构成 进制计数器。其方法是当计数器的状态循环到 时,由 构成的反馈信号提供置数指令,由于事先将并行置数数据输入端置成了 的状态,所以当置数指令到来时,计数器输出端被置成 ,再对脉冲进行计数,计数器在 的基础上继续计数至 ,又进行新一轮置数、计数,其关键是反馈识别码的确定与芯片的置数方式有关。异步置数方式以 作为反馈识别码,其有效循环状态为 ~ ;同步置数方式以 -1作为反馈识别码,其有效循环状态为 ~ 。还要注意置数端的有效电平,以确定用与门还是与非门来引导。

(3)74HC161同步4位二进制计数器。该计数器具有异步清零端口和同步预置数端口,两个端口都是低电平有效,可以采用归零法和置数法来设计任意进制计数器。IC还具有两个使能端,当两个使能端处于高电平时,计数器正常计数。IC具有进位端口,可以很方便地级联多个计数器进行扩展。该计数器时钟端口为上升沿触发。

(4)74HC390双二-五-十进制计数器。该计数器内部有两个独立的二-五-十进制计数器,两个计数器均有两个时钟,必须进行初步连接后才能构造出十进制计数器。使用 接 CP 的连接方式,时钟从 CP 进入,此时是8421码的十进制计数器;使用 接 CP 的连接方式,时钟从 CP 进入,此时是5421码的十进制计数器。该计数器具有清零端口,高电平有效,该计数器时钟端口为下降沿触发。

(5)数字钟。基本的数字钟电路包括两个六十进制和一个二十四进制计数器,因此,本次实验要求同学们设计并搭设一个简易的数字钟。先搭设一个六进制计数器(可以采用清零法,如出现竞争冒险可改用预置数法),由六进制和已经有的十进制计数器级联构成六十进制计数器,由整体复位法搭设二十四进制计数器,将六十进制计数器和二十四进制计数器级联得到简易的数字钟模型。

版权声明:本篇文章(包括图片)来自网络,由程序自动采集,著作权(版权)归原作者所有,如有侵权联系我们删除,联系方式(QQ:452038415)。http://www.apmygs.com/2660.html
返回顶部